MAYO 10 "... http://en.wikipedia.org/wiki/Reconfigurable_Computing (HISTORIA Y ALGO MAS.. granularidad) http://en.wikipedia.org/wiki/Fpga (Yo: Matriz de compuertas programables sobre la marcha ´en el camino´ ..... The adoption of FPGAs in high performance computing is currently limited by the complexity of FPGA design compared to conventional software and the extremely long turn-around times of current design tools, where 4-8 hours wait is necessary after even minor changes to the source code.)... SINEMBARGO :
(To simplify the design of complex systems in FPGAs, there exist libraries of predefined complex functions and circuits that have been tested and optimized to speed up the design process ===> IP CORES )
http://es.wikipedia.org/wiki/Algoritmo_paralelo (... Los diseñadores de procesadores paralelos usan buses especiales para que el coste de la comunicación sea pequeño pero siendo el algoritmo paralelo el que decide el volumen del tráfico.)
MAYO 13
PARALELIZACIÓN DE ALGORITMOS http://www.infor.uva.es/~b.palop/pubs/EGC05.pdf (ejecucion paralela de algoritmos aleatorizados (MC 13 Mayo ) (....Sin embargo, a la hora de diseñar un algoritmo paralelo se necesita una gran experiencia así como un alto grado de conocimiento tanto del problema como de la arquitectura de la máquina...)
http://decsai.ugr.es/vip/files/conferences/art_actas_JP_08.pdf (Paralelizacion y Optimizaci´on a bajo nivel de algoritmos de tratamiento de imagenes).... ( ... Entre las diferentes librer´ıas de hilos de ejecuci´on las m´as utilizadas son OpenMP y Pthreads.. )
http://www.udc.es/tesis/resumo.asp?REF=183 (......A pesar de todos estos soportes para facilitar la programación de
multiprocesadores, los usuarios no expertos en supercomputación demandan herramientas de paralelización automáticas para facilitar todavía más la programación de supercomputadores. Por lo tanto, el paradigma de programación deseable sería que el usuario escribiera programas secuenciales y que un reestructurador de código generara el correspondiente código paralelo ) (.. PARALELIZADORES AUTOMÁTICOS : SUIF y Polaris.. )
http://www.ac.uma.es/~asenjo/PAGES/phd/memoria/memoria.html (TRABAJO DOCTORAL ... rutas para alcanzar soluciones al problema de la resolución paralela de sistemas de ecuaciones dispersos: la paralelización manual, semi-automática y automática. ) .. (.. De esta forma, permitimos al programador escribir códigos en F90 basados en estructuras de datos con listas enlazadas o vectores comprimidos, delegando en el compilador la tarea de generar la versión paralela..) .. ( ... dos paralelizadores automáticos, PFA y Polaris ..)
http://techpubs.sgi.com/library/tpl/cgi-bin/getdoc.cgi/srch13@core%20services/linux/bks/SGI_EndUser/books/RASC_UG/sgi_html/ch01.html#LE30535-PARENT (.....
The SGI Altix system is the only fourth generation Distributed Shared Memory (DSM) machine using a NUMA architecture that is connected by a high–bandwidth, low–latency interconnect. In keeping with ever increasing demands, Altix allows independent scaling for CPUs, memory, Graphics Processing Units (GPU), I/O interfaces, and specialized processors. The NUMAlink interconnect allows Altix to scale to thousands of CPUs, terabytes of memory, hundreds of I/O channels, hundreds of graphics processors and thousands of application-specific devices. .. ) [Mayo 19 2009]
http://www.ed-china.com/ARTICLES/2006JUL/5/2006JUL25_ME_AE_PL_TS_12.PDF?SOURCES=DOWNLOAD (... * Pasos )
(.. The team learned a few of the basics of designing for FPGA’s. This involves breaking down
each algorithm step into one of a few basic operations:
• mathematical: add, subtract, multiply, multiply/ accumulate, divide
• delays
• store to memory, and
• table lookup
and then, on paper, recreating the algorithm...)
MAYO 15 DE 2009. ("La silla, la pantalla, por lo demás todo está perfecto ! :) ) (JCG)
http://en.wikipedia.org/wiki/Granularity (..Granularity is the extent to which a system is broken down into small parts, either the system itself or its description or observation. It is the "extent to which a larger entity is subdivided. For example, a yard broken into inches has finer granularity than a yard broken into feet..)
MAYO 24 DE 2009"...¡ Cuando se está a 90 metros de la cima del everest, solo se piensa en dar el siguiente paso, ahorrar oxigeno, y llegar a la cima! ... la zona de la muerte quedó atrás....y doy el siguiente paso" (JCG)
VER "NETLIST": http://asic.co.in/Index_files/asic_interview_questions.htm :
"..Netlists are connectivity information and provide nothing more than instances, nets, and perhaps some attributes. If they express much more than this, they are usually considered to be a hardware description language such as Verilog, VHDL, or any one of several specific languages designed for input to simulators..."
........... [11:32 p.m. .....dos cucharadas de café instantáneo, para dos horas más de trabajo. En el ambiente el movimiento numero 2, del concierto para piano No. 2 de F. Chopin, en el PC el capítulo No. 2 !, ......todo cada vez más cerca]
MAYO 26 DE 2009. ".....Día de plasmar conceptos...." ; "... "... mañana será un nuevo punto de partida,....siempre viajando en un asiento de primera ! (Song aparts ).. ."" VME http://www.interfacebus.com/Design_Connector_VME.html
http://www.sierrasales.com/pdfs/FPGA_Algorithm_Accl.pdf (FROM GOO... "fpga algorithm"· ) e hd
........ [ http://en.wikipedia.org/wiki/Hough_transform ]
http://en.wikipedia.org/wiki/Pipeline_(software) (...consists of a chain of processing elements (processes, threads, coroutines, etc.), arranged so that the output of each element is the input of the next.
http://en.wikipedia.org/wiki/Pipeline_(computing)
http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?tp=&arnumber=720312&isnumber=15558 (VER EL ABSTRACT: It is known that most field programmable gate array (FPGA) mapping algorithms consider only combinational circuits. ..)
http://www.pldesignline.com/howto/201802966 (LIBRO. COMO DISEÑAR CON FPGA)
http://svenand.blogdrive.com/archive/63.html (HELLO WORLD )
http://www.xilinx.com/support/training/abstracts/fundamentals.htm (OJO VERLO )
.........[ ftp://ftp.xilinx.com/pub/documentation/education/fpga13001-rel-print.zip ]
.........[ftp://ftp.xilinx.com/pub/documentation/education/fpga13002-rel-print.zip]
http://nepp.nasa.gov/mapld_2008/presentations/i/03b%20-%20Wirthlin_Michael_mapld08_pres_2.pdf (en hd) (buena presentacion )
MAYO 10 "...
http://en.wikipedia.org/wiki/Reconfigurable_Computing (HISTORIA Y ALGO MAS.. granularidad)
http://en.wikipedia.org/wiki/Fpga (Yo: Matriz de compuertas programables sobre la marcha ´en el camino´ ..... The adoption of FPGAs in high performance computing is currently limited by the complexity of FPGA design compared to conventional software and the extremely long turn-around times of current design tools, where 4-8 hours wait is necessary after even minor changes to the source code.)... SINEMBARGO :
(To simplify the design of complex systems in FPGAs, there exist libraries of predefined complex functions and circuits that have been tested and optimized to speed up the design process ===> IP CORES )
RTL: http://en.wikipedia.org/wiki/Register_transfer_level
http://en.wikipedia.org/wiki/Field-programmable
http://en.wikipedia.org/wiki/Algorithm
http://en.wikipedia.org/wiki/FFT ( transfomada de fourier rapida)
http://www.ecs.umass.edu/ece/tessier/courses/636/index.html (ECE 636 Reconfigurable Computing
University of Massachusetts)
MAYO 12 de 2009 ... "... Vi sus caras de resignación....en cada sensación se proyecta la vida.....Fito Paez .."
STREAM C
http://www.ll.mit.edu/HPEC/agendas/proc02/presentations/HPEC%20Day%202/Session%203/3.2-gokhale.ppt
http://rcc.lanl.gov/
http://www.lanl.gov/
http://rcc.lanl.gov/content/streams-c/green/downloads/sc2_1.4beta/sc2_1.4beta.tar.gz (Compilador y simulador )
http://rcc.lanl.gov/content/streams-c/green/downloads/sc2_1.4beta/sc2.pdf (manual de referencia ) (... The sc2 compiler translates the C program into Register-Transfer-Level (RTL) VHDL that can be synthesized to FPGAs. ..)... ( ... sc2 compiler is used to translate HP processes to VHDL .. )
http://rcc.lanl.gov/downloads.shtml#c_code
http://artecs.dacya.ucm.es/atc/descargar.php?file=SOM.pdf ( algo de paralelizacion )
http://www.uned.es/ca-guadalajara/actividades/07_08/jueves_ciencia/elalgoritmo.pdf (SOBRE ALGORITMOS )
http://es.wikipedia.org/wiki/Algoritmo_paralelo (... Los diseñadores de procesadores paralelos usan buses especiales para que el coste de la comunicación sea pequeño pero siendo el algoritmo paralelo el que decide el volumen del tráfico.)
http://www.dcs.ed.ac.uk/home/stg/pub/P/par_alg.html ( DISEÑO DE ALGORITMOS PARALELOS )
http://www.dcs.ed.ac.uk/home/stg/pub/P/parallel.html
ALTIX 350
Aspectos fissicos y arquitectura
http://techpubs.sgi.com/library/tpl/cgi-bin/getdoc.cgi?coll=linux&db=bks&srch=&fname=/SGI_EndUser/RASC_UG/sgi_html/ch02.html
GUIA DEL USUARIO
http://techpubs.sgi.com/library/tpl/cgi-bin/getdoc.cgi?coll=hdwr&db=bks&fname=/SGI_EndUser/books/Altix350_UG/sgi_html/pr01.html&srch=SGI%20Altix%20350%20System%20Users%20Guide
MAYO 13
PARALELIZACIÓN DE ALGORITMOS
http://www.infor.uva.es/~b.palop/pubs/EGC05.pdf (ejecucion paralela de algoritmos aleatorizados (MC 13 Mayo ) (....Sin embargo, a la hora de diseñar un algoritmo paralelo se necesita una gran experiencia así como un alto grado de conocimiento tanto del problema como de la arquitectura de la máquina...)
http://decsai.ugr.es/vip/files/conferences/art_actas_JP_08.pdf (Paralelizacion y Optimizaci´on a bajo nivel de algoritmos de tratamiento de imagenes).... ( ... Entre las diferentes librer´ıas de hilos de ejecuci´on las m´as utilizadas son OpenMP y Pthreads.. )
http://www.udc.es/tesis/resumo.asp?REF=183 (......A pesar de todos estos soportes para facilitar la programación de
multiprocesadores, los usuarios no expertos en supercomputación demandan herramientas de paralelización automáticas para facilitar todavía más la programación de supercomputadores. Por lo tanto, el paradigma de programación deseable sería que el usuario escribiera programas secuenciales y que un reestructurador de código generara el correspondiente código paralelo ) (.. PARALELIZADORES AUTOMÁTICOS : SUIF y Polaris.. )
http://www.ac.uma.es/~asenjo/PAGES/phd/memoria/memoria.html (TRABAJO DOCTORAL ... rutas para alcanzar soluciones al problema de la resolución paralela de sistemas de ecuaciones dispersos: la paralelización manual, semi-automática y automática. ) .. (.. De esta forma, permitimos al programador escribir códigos en F90 basados en estructuras de datos con listas enlazadas o vectores comprimidos, delegando en el compilador la tarea de generar la versión paralela..) .. ( ... dos paralelizadores automáticos, PFA y Polaris ..)
http://ciruelo.uninorte.edu.co/pdf/ingenieria_desarrollo/14/analisis_comparativo_de_la_ejecucion_del_algoritmo_voraz.pdf (..Análisis comparativo de la ejecución del algoritmo voraz de PRIM en modo lineal y paralelo (LAM-MPI) ) .. (.SUPER IMPORTANTE .OJO OJO : ..2. DISEÑO DE UN ALGORITMO PARALELO..)
FFT Y DFT http://www.librow.com/articles/article-10
Mayo 14 de 2009 "...en la madrugada y continuando..." (JCG)
RASC / CORE SERVICES
http://techpubs.sgi.com/library/tpl/cgi-bin/getdoc.cgi?coll=linux&db=bks&fname=/SGI_EndUser/books/RASC_UG/sgi_html/ch03.html&srch=core%20services (.... how to implement the algorithm that you have identified as a candidate for acceleration ... )
http://techpubs.sgi.com/library/tpl/cgi-bin/getdoc.cgi/srch13@core%20services/linux/bks/SGI_EndUser/books/RASC_UG/sgi_html/ch01.html#LE30535-PARENT (.....
The SGI Altix system is the only fourth generation Distributed Shared Memory (DSM) machine using a NUMA architecture that is connected by a high–bandwidth, low–latency interconnect. In keeping with ever increasing demands, Altix allows independent scaling for CPUs, memory, Graphics Processing Units (GPU), I/O interfaces, and specialized processors. The NUMAlink interconnect allows Altix to scale to thousands of CPUs, terabytes of memory, hundreds of I/O channels, hundreds of graphics processors and thousands of application-specific devices. .. ) [Mayo 19 2009]
MAYO 14 de 2009 ¿....Y que es el tiempo...... ?..... (JCG )
http://www2.computer.org/portal/web/csdl (CS DIGITAL LIBRARY )
http://ccc.inaoep.mx/Reportes/CCC-04-006.pdf (..Estos diseños fueron sintetizados, mapeados, colocados y ruteados en un FPGA..)
http://portal.acm.org/citation.cfm?id=275107.275139
http://www.ed-china.com/ARTICLES/2006JUL/5/2006JUL25_ME_AE_PL_TS_12.PDF?SOURCES=DOWNLOAD (... * Pasos )
(.. The team learned a few of the basics of designing for FPGA’s. This involves breaking down
each algorithm step into one of a few basic operations:
• mathematical: add, subtract, multiply, multiply/ accumulate, divide
• delays
• store to memory, and
• table lookup
and then, on paper, recreating the algorithm...)
% http://www.iic.umanitoba.ca/docs/Dave-sanders-handelC.ppt ( .. HANDEL C EJEMPLO PARALELIZAR TERMINAR DE VERLA ) (IF LOOP ASIGNACION EN COMPUERTAS PARALELISMO ) NOTA MAYO 19 2009: VER TAMBIÉN http://www.msc.rl.ac.uk/msc/Workshops_&_Events/Previous_Events_Archive/SoC_for_FPGA_Tutorial/Celoxica_DK/
MAYO 15 DE 2009. ("La silla, la pantalla, por lo demás todo está perfecto ! :) ) (JCG)
http://en.wikipedia.org/wiki/Granularity (..Granularity is the extent to which a system is broken down into small parts, either the system itself or its description or observation. It is the "extent to which a larger entity is subdivided. For example, a yard broken into inches has finer granularity than a yard broken into feet..)
IP´S
MATH : http://www.xilinx.com/products/ipcenter/Sine_Cosine_Look_Up_Table.htm
http://www.xilinx.com/support/documentation/ip_documentation/sincos.pdf (SIN - COS INFO LOOK UP TABLE )
http://www.xilinx.com/products/ipcenter/Accumulator.htm (OP CORE ACUMULADOR )
AES tesis
http://delta.cs.cinvestav.mx/~francisco/Repository/tesisEmmanuel.pdf (explicacion muy buena sobre como es VHDL )
MAYO 21 DE 2009
Introduction to Algorithms
http://net.pku.edu.cn/~course/cs101/resource/Intro2Algorithm/book6/toc.htm ( LEIDO CAP 13 ALGORITMOS)
MAYO 22 DE 2009
http://www.ecs.umass.edu/ece/tessier/rcg/ (grupo de RC AT MASS, tiene downloads :) )
http://www.ecs.umass.edu/ece/tessier/rcg/benchmarks/ ( BENCHMARKS BUENISIMO )
MAYO 23 DE 2009 "...¿ Y que es lo que la ley Emiliani dice ?....." (JCG )
Recopilación del anteproyecto agosto- diciembre de 2008: http://juancarunbasic.wikispaces.com/PG_del_Anteproyecto2008
MAYO 24 DE 2009 "...¡ Cuando se está a 90 metros de la cima del everest, solo se piensa en dar el siguiente paso, ahorrar oxigeno, y llegar a la cima! ... la zona de la muerte quedó atrás....y doy el siguiente paso" (JCG)
Sitio oficial de JHDL: http://www.jhdl.org/ (compilador java)
BYU CONFIGURABLE COMPUTING HOME PAGE: http://ccl.ee.byu.edu/
CPU TECNOLOGÍAS: http://en.wikipedia.org/wiki/Central_processing_unit
VER EJEMPLO VERILOG FLIP-FLOP: http://en.wikipedia.org/wiki/Verilog
VER MUCHOS EJEMPLOS EN VERILOG: http://asic.co.in/Index_files/verilogexamples.htm
VER "NETLIST": http://asic.co.in/Index_files/asic_interview_questions.htm :
"..Netlists are connectivity information and provide nothing more than instances, nets, and perhaps some attributes. If they express much more than this, they are usually considered to be a hardware description language such as Verilog, VHDL, or any one of several specific languages designed for input to simulators..."
VER xml EN chip : http://www.ximpleware.com/wp_SUN.pdf Y LEER EL APARTE: (...Limitation of General-purpose Processor Architecture..)
VER ORIGEN DE HDL: ( no está documentado no me sirve como referencia)
http://aulavirtual.ing.uc.edu.ve/mod/resource/view.php?id=207
VER BREVE HISTORIA DE HDL , VHDL & VERILOG HDL :libro : "HDL Programming Fundamentals: VHDL and Verilog + With CD"
http://books.google.com.co/books?id=L0PB2VWg7PgC&pg=PA2&lpg=PA2&dq=hdl+department+of+defense&source=bl&ots=O0S_PkdexT&sig=9xGMSXOGoUHBZEsv_t07GxicE8I&hl=es&ei=IfEZSqzfH5DFtge6mICBDQ&sa=X&oi=book_result&ct=result&resnum=5
INFO LIBRO ORIGINAL ENLACE ANTERIOR: http://books.google.com.co/books?id=L0PB2VWg7PgC&dq=hdl+department+of+defense&source=gbs_summary_s&cad=0
VHDL Syntax (IEEE Std 1076-1993) EL MAS RECIENTE ES DEL 2008. AQUI SE ENCUENTRA LA DE 1993
http://www.iis.ee.ethz.ch/~zimmi/download/vhdl93_syntax.html
MAYO 25 DE 2009. "... nueve meses de ardua lectura y documentación, que continúa día a día, marca la diferencia ! ..(JCG)"
LIBRO: VISTA PARCIAL
Instruction-level parallelism: a special issue of The journal of supercomputingEscrito por Bantwal Ramakrishna Rau, Joseph A. FisherColaborador Bantwal Ramakrishna RauEdition: illustrated, reprintPublicado por Springer, 1993ISBN 0792393678, 9780792393672282 páginas
http://books.google.com.co/books?id=3ansiZ7gHsYC&pg=PA172&lpg=PA172&dq=massive+instruction+level+parallelism&source=bl&ots=L9HPykZiMH&sig=UeE_IZlhzOKyUWWfr3bRRWTpF-o&hl=es&ei=PfUaSqivK5estgf9ybj5DA&sa=X&oi=book_result&ct=result&resnum=6#PPA5,M1
What is the difference between a von Neumann architecture and a Harvard architecture
http://infocenter.arm.com/help/index.jsp?topic=/com.arm.doc.faqs/3738.html
Una mirada a computación reconfigurable (SGI)
http://techpubs.sgi.com/library/tpl/cgi-bin/getdoc.cgi/srch13@core%20services/linux/bks/SGI_EndUser/books/RASC_UG/sgi_html/ch01.html#LE30535-PARENT
........... [11:32 p.m. .....dos cucharadas de café instantáneo, para dos horas más de trabajo. En el ambiente el movimiento numero 2, del concierto para piano No. 2 de F. Chopin, en el PC el capítulo No. 2 !, ......todo cada vez más cerca]
VER Figure 3-11. Hardware Accelerated Algorithm Design Flow
http://techpubs.sgi.com/library/tpl/cgi-bin/getdoc.cgi/srch13@core%20services/linux/bks/SGI_EndUser/books/RASC_UG/sgi_html/ch03.html
MAYO 26 DE 2009. ".....Día de plasmar conceptos...." ; "...
"... mañana será un nuevo punto de partida,....siempre viajando en un asiento de primera ! (Song aparts ).. .""
VME
http://www.interfacebus.com/Design_Connector_VME.html
Field programmable gate array key to reconfigurable arrayoutperforming supercomputers
http://ieeexplore.ieee.org/xpl/freeabs_all.jsp?tp=&arnumber=164051&isnumber=4251 ( HAY QUE PAGARLE A LA IEEE jejeej )
Registering in the ACM Digital Library: acm.org
Mayo 29 de 2009.
http://en.wikipedia.org/wiki/LVPECL
( para saber que es Differential signaling standards LVDS, BLVDS, ULVDS LDT LVPECL)
RAM Single port , dual port and emule dual port
http://wiki.answers.com/Q/What_is_the_difference_between_single_port_ram_dual_port_ram_and_pseudo_dual_port_ram
% FPGA What is an FPGA? ( desde ALTERA )
http://www.altera.com/products/fpga.html
% CURSOS XILINX
http://www.xilinx.com/support/training/courses.htm
MICROBLAZE PROCESSOR FRON XILINX
http://www.xilinx.com/publications/prod_mktg/MicroBlaze_Sell_Sheet.pdf